世界経済評論IMPACT（世界経済評論インパクト）

勝者がすべてを手に入れる：Rapidusは成功するか

朝元照雄

（九州産業大学 名誉教授）

2023.09.18

　2022年８月10日，Rapidus（ラピダス）株式会社は，トヨタ自動車，デンソー，ソニーグループ，NTT，NEC，ソフトバンク，キオクシア，三菱UFJ銀行の８社から総額73億円の出資と，日本政府から700億円の委託支出（補助金）を受け，次世代半導体の国産化を目指し設立された。

　その後，2022年12月13日にRapidusはIBMとの提携を発表。ベルギーの研究開発機構imec（アイメック）からも技術協力を受け，人工知能（AI）や量子技術などへの活用が見込まれる２nm（ナノメートル）の最先端半導体を2027年に量産化することを目指すに至った。現時点では，大量生産技術の確立していないGAA FET（Gate All-Around FET）による製造技術をIBMからライセンスを購入することになった。IBMは昨年に２nm製品の開発に成功していたが，自社では半導体の大規模生産は行っておらず，技術のライセンス供与先を探していた。

　2023年９月１日，Rapidusの北海道千歳市の工場起工式が行われた。その後，経済産業省は計3300億円の助成を決め，岸田文雄首相は，半導体産業について有志国との連携を進め，年末に向けて予算，税制，規制の投資パッケージを作り，経済安全保障の強化に向けて支援する方針を表明した。また，半導体の量産化には５兆円規模の資金が必要であり，政府による追加支援を検討すると表明した。以下ではRapidusの残された課題を考える。

Rapidusの課題

　経産省はIBMからの２nmの開発技術を導入し，ASMLのEUV（極端紫外線リソグラフィ装置）などを購入すればすぐにキャッチアップができ，昔の栄光を取り戻せると信じているようだ。しかし，日本の現段階の半導体製造の実力である40nmから28nm，20nm，16nm，10nm，７nm，５nm，４nm，３nmを経て，２nmに至るまで８～９世代の技術差がある。すぐにはリープフロッグ（蛙跳び）ができるとは到底考えられない。

　まず，特許，人材について考える。微細化技術を生かした製品開発では，韓国のサムスン電子が2022年にGAA FET技術で線幅３nm世代の量産を開始し，続いて線幅２nm世代を開発する。他方，台湾の最大手TSMC（台湾積体電路製造）は，2022年末に量産化した線幅３nm世代は従来のFin FET（Fin Field-Effect Transistor FET）技術を使用し，先行企業を追いかけることとなった。両社は2025年に線幅２nm世代のGAA FET技術での量産化を目指している。

　TSMCの年間R&D費は55億ドル，Rapidusの初期投資額773億円はTSMCのR&D費の１割強に過ぎず，金額が遥かに少ない。また，計3300億円の助成もTSMCの年間R&D費の約半分である。政府による追加支援は５兆円規模に達するというが，民間企業からの出資がない場合，公費の拠出に国民からの支持が必要であろう。

　半導体製造ビジネスは単に投資金額の大きさだけでなく，技術力（人材，R&D費，特許など）が必要である。2022年の半導体各社の特許件数を見ると，サムスン電子が6248件，IBMが4398件，TSMCが3024件，インテルが2418件となっている。確かに，サムスン電子，IBMの特許数はTSMCのそれを越えているが，前二者は半導体のほか，スマートフォンと液晶ディスプレイやその他の特許が含まれている。その意味でTSMCの半導体領域の特許は遜色なくトップクラスと言える。また，TSMCは７nm以下の世界特許数では5.7万件以上となっている。

　2021年のTSMC年次報告（Annual Report）によると，TSMCの従業員は6万5931人（2022年２月時点）である。平均年齢は36歳，平均勤務年数は8.6年である。学歴別構成は博士4.1％，修士47.2％，大卒27.8％，専門学校（短大を含む）卒8.9％，高卒12.0％である。博士と修士の学位取得者を足すと51％以上になり，一製造企業でこのような高学歴構成は驚くべきものである。

　また，TSMCのグローバルR&Dセンターは2023年9月までに7000名の研究技師を収容し，２nmや1.4nmといった次世代やそれ以降のR&Dと量産化に励んでいる。Rapidusがどの程度の人材が集められるかは不明である。

線幅２nmの技術レベルとはどのような半導体であるか，イメージがつく人は多くないことと思う。例えば新型コロナウイルスの大きさは約100nmであり，線幅２nmとはこのウイルスの50分の１である。この線幅２nmの半導体チップを製造するのは，まさに“神業”や“神技”である。

　これらの半導体の“良品率”を上げるのも大変難しい。周知のように，１枚12インチのウエハーから約1000枚のチップを切断し，リード線を付けることができる。仮に，2022年10月頃の米国の対中輸出規制のロジック半導体の製造設備の場合は「線幅14/16nm以下」，メモリー製造設備の場合は「DRAMは18nm以下，NAND Flashは128層以上」が規制の対象となることを例として考えたい。この1枚に128層のウエハーの場合，仮に1層の良品率が99％だと，１枚のウエハーから約1000個のチップスを製造するが，ウエハーの1層に10個のチップ〔＝1000×（1－0.99）〕が不良品になる。仮に128層を作ると，計算上，全数（1000個）のうち不良品は1280個（＝10個×128層）であり，良品がゼロになる。ここで述べたのは14～18nmの半導体チップの場合であるが，２nmの場合，良品率を上げることは極めて困難になる。高い良品率を保つことは企業の利益率を上げる必要不可欠の要素と言える。ちなみに，TSMCの利益率は約52％だ。

　なお，現在，２nmを製造するEUVはなく，ASMLが製造するのは３nmのEUV装置である。理論的に複数回の露光を加えると２nm用チップを製造することができるが，良品率が低下し，コストは上昇する。この先２年前後でASMLが２nm用EUVを開発できた場合，効率性はアップすることが予想できる。

　一方，線幅２nmの製造にはFin FETからGAA FETの製造技術への移行が必要になる。Fin FETの場合，“魚の鰭（fin）”のように縦の構造しているため，走査型電子顕微鏡（SEM）で合格品や欠陥品の検査をすることができる。しかし，GAA FETはいくつかの“鰭”を横の構造に変更したため，SEMでは測定することができない。現在，線幅２nmのGAA FETを測定する商業ベースの装置は販売されておらず，そのために，台湾の工業技術研究院（ITRI）は，新世代の「X線測定技術装置」を開発し，２nm半導体の多層GAA FET，3D構造のCD測定を実施しており，線幅0.1nmの変化，Fin formation，Etch back，Inner spacer とNanowire releaseを解析することができる。このように，ITRIなど外部の専門研究機関がTSMCをサポートしていることもTSMCの強みである。

　当然，前述のサムスン電子，IBM，TSMC，インテルやITRIなど先行者の持つ多くの“特許の網”は，後発者に高い参入障壁を構築している。“特許の網”に引っかかった場合，訴訟の対象になり，莫大な賠償の支払いを求められ倒産に至ることもある。

　TSMCの強みは「決裁が非常に速いこと」である。蒋尚義（元・TSMC副総裁）は2006年に退任し，2007年に張忠謀（モリス・チャン）が再び社長（CEO）に戻った。モリスは蒋を呼び戻し，COO（最高執行責任者）に任命した。蒋はTSMCで半導体の封止部門を設立するようモリスに進言。理由として，数千種類の伝統的な封止技術がボトルネックとなる可能性があるため，新しい構造の3D先端封止技術の開発が必要であると力説した。その上で蒋は「この開発には400名の技師と１億ドルの設備が必要である」とした。モリスはこの進言を聞いたあと，直ちに同意し，翌日から人員募集を開始した。これはTSMCが持つ先端封止技術の統合型扇状（InFO），CoWos（Chip on Wafer on Substrate）とシステム統合チップ（SoIC™）である。余振華副総経理は，0.13μm銅製造プロセス技術，ウエハーの高性能コンピューティング（HPC）向け封止技術のCoWoS®，InFOとSoIC™の関連技術を開発し，総統（大統領）科学賞，IEEE EPS優秀製造技術賞を受賞，1800件以上の特許を取得した。仮にRapidusが２nmチップを開発した場合，自社の先端封止技術はどこから求めるのかも不明だ。

　ファウンドリ企業では世界第３位の米国・グローバルファウンドリーズ（GF）は，AMDの半導体製造部門から分社化された企業で，2010年１月に合併したチャータード・セミコンダクター，2014年10月に買収した元IBMの３つの企業の半導体製造部門から成り立つ。GFや聯華電子（UMC）はIBMの特許を導入したが，これらの企業は先端半導体の量産化に失敗した。したがって，UMCは線幅28nm，GFは28nm～14nmの技術レベルで量産化技術の進展がストップしたことで知られている。要するに，IBMから導入できたのは半導体の開発技術で，量産化技術では無かった。その結果，両社は量産化の技術開発の難関を克服することが出来なかったのである。

　「ムーアの法則」では約２年で半導体は次の世代に移行する。日本の現在の実力の40nmから２nmまで飛躍的に発展するためには，製造プロセスにアルミから銅の使用，乾式から液浸リソグラフィへの転換，製造装置のDUVからEUVの使用，プレナー型FETからFin FET，さらにGAA FETなどへの製造構造の変化による技術の壁がある。これらの大きな課題をRapidusは克服することができるのだろうか。

　また，Rapidusが開発する２nmチップは誰（国内）に販売するのか，という課題にも直面する。TSMCの創業時，製造実績がないため，注文がなく倒産の淵に立たされた。日本国内の主な需要は家電産業や自動車産業であり，日本のファブレス企業は米国などと比べると遥かに少なく，世界における市場シェアは１％に過ぎない。日本の自動車産業のケースを見ると，国内需要を満たしたあとに輸出され，日本は自動車大国の地位を構築した。しかし，日本国内の２nmチップの需要は少ない（あるいは無い？）ことが大きな問題であり，現実を直視する必要がある。

　半導体ビジネスは「勝者がすべてを手に入れる（the winner taked it all）」世界だ。筆者はRapidusの門出を心から祝福したい。しかし同社が直面するであろう課題は山積している。

［参考文献］

• 朝元照雄『台湾の企業戦略』勁草書房，2014年，第１章「台湾積体電路製造（TSMC）の企業戦略」。
• 朝元照雄「TSMCの人材戦略」世界経済評論Impact No.2645，2022年８月22日。
• 朝元照雄「自主技術の重視はTSMCのDNA：ライバルに勝った理由，張忠謀が語る」世界経済評論Impact No.3083，2023年８月28日。

•