世界経済評論IMPACT（世界経済評論インパクト）

TSMCのビジネスチャンスと危機：半導体の不足から過剰への移行？

朝元照雄

（九州産業大学 名誉教授）

2022.09.19

TSMCのビジネスチャンス

　1989年の開始以来，高性能マイクロプロセッサおよび関連する集積回路に関する半導体業界の主要な国際会議の１つとして開催されてきたHot Chipsの第34回「Hot Chips 34」（HC34）が８月21日～23日にバーチャル形式で開催された。参加した企業からは最新の主力製品が紹介された。以下の括弧内は，TSMC（台湾積体電路製造）に製造委託された線幅７nm（ナノメートル）以下の高性能計算のHPC（ハイ・パフォーマンス・コンピューティング）のチップである。

• ⑴インテル：Ponte Vecchip GPU（TSMCの７nmチップ），Meteor Lake/ Arrow Lake（TSMCのCPU，5/3nmチップ）
• ⑵AMD：Ryzen6000（TSMCの６nm，SoIC封止め），Instinct M1200 Accelerator（TSMCの６nmチップ，CoWos封止め），Hopper GPU（TSMCの４nmチップ，CoWos封止め）
• ⑶Nvidia：Grace CPU（TSMCの５nmチップ，CoWos封止め），Orin SoC（TSMCの７nmチップ）
• ⑷中国・壁仞科技（Biren）：BR100 GPU（TSMCの７nmチップ，CoWos封止め）。壁仞科技は中国の新興スタートアップ企業で，今回のHC34で注目された（「中国のスタートアップBirenがBR100 GPUの詳細を発表」HPCwire Japan，2022.08.29）。
• ⑸Cerebras: Wafer Scale Engine（深層学習専用のアクセラレータチップ）（TSMCの７nmチップ，SoIC封止め）
• ⑹テスラ：Doju CPU（TSMCの７nmチップ，InFO封止め）
• ⑺ARM：Arm M0（TSMCの７nmチップ）
• ⑻台湾・メディアテック（聯発科技）：Dimensity9000（天璣9000）（TSMCの４nmチップ）

　ウエハーの高性能コンピューティング（HPC）向けパッケージング技術CoWoS®（Chip on Wafer on Substrate），統合型扇状（InFO）半導体封止技術とシステム統合チップ（SoIC™）の関連技術は，いずれもTSMCの封止特許技術である。そのほか，TSMCが2023年に見込むHPCの受注は次のようになっている。①３nmチップは25.34億ドル，②アップル向け６nmのRFチップ（無線通信半導体）は13.56億ドル，③クアルコム（Qualcomm）向けフラッグシップモデル用チップは39.55億ドル，④インテル向けチップは22億ドルで合計100.45憶ドルに達する。それに上述のヒットしたHPCを足すと受注は今後も好調と言える。

　また，今年後半から来年にかけて，アップル向け半導体チップの受注について，①スマートフォン：使用機種はiPhone15 ProシリーズとiPhone16シリーズ，チップ番号はA17 とA18，R&D記号はColl，製造プロセスはTSMCの３nm（N3），②パソコン：使用機種はMacBook ProとMac Studio，チップ番号はM2X，R&D記号はRhodes，製造プロセスはTSMCの３nm（N3），③パソコンとタブレット端末：使用機種はMacBook Air，iPad Pro/ iMac Air，チップ番号はM3，R&D記号はPalma，製造プロセスはTSMCのN3E（３nm enhance=強化バージョン）で，アップル向けも絶好調である。

　一方今年６月30日，ライバルのサムスン電子は「円筒状のチャンネルの側壁をゲートで囲んだ構造のトランジスタ」であるGAA（Gate All Around）FETを開発し，世界初の線幅3nmチップを量産化して注目を浴びた。一説には，サムスンの５nmの製造プロセスにおける良品率は高くなく，TSMCに比べ遜色があると言う。そのため，サムスンはGAA FETを積極的に採用したが，3nmの製造難易度はさらに高く，良品率も芳しくない。サムスンの発表によると，この３nmチップは自社製の５nm のFin FET（シリコン表面がフィン（魚の鰭）の形をしたトランジスタ）チップの性能より23％向上し，消費電力は45％低減する。しかし，３nmチップの顧客は限られており，１社は中国の暗号資産（仮想通貨）のマイニング企業，残りは未公開の１社のみである。

　TSMCは３nmチップの量産化を今年の後半に始める。TSMCの発表によると，今までのFin FETを基礎に「Fin FLEX」技術を採用する。3nmチップは自社製の5nmチップよりも10～15％処理スピードが速く，消費電力は30％減少する。既にアップル，インテル，AMD，Nvidia，メディアテック，クアルコム，ブロードコム（Broadcom）などからの受注が寄せられている。アップル以外では納入は2024年になる企業もあるという。

　TSMCの「N3」（３nmチップ）の開発は計画を前倒しで進められ，256Mb（メガバイト）SRAMの平均良品率は80％である。モバイルとHPCのロジックチップ（論理回路を組み込んだ IC）の平均良品率も80％である。リスク生産の「N3E」の良品率は92％以上に達する。TSMCのチップ開発ロードマップによると，2018年には「N7」（７nm）チップ，2020年に「N５」（５nm）チップを開発し，2021年に「N5P」（５nmプラス），2022年に「N4」，「N3」（予定）と「N6RF」を開発・量産する。2023年には「N3E」，「N4P」，2024年には「N3P」，「N4X」，2025年には「N3X」を開発・量産化の予定である。

　近年のインフレを反映し，2023年のTSMCのチップの単価は再び７％上昇の見通しである。それでも今年の下期のSONYからの28nmチップの発注は，前期より４～５割も増えている。

　しかし，2021年から2024年にかけ，世界で新たに92のウエハー半導体工場が建設され，供給不足から一転し，供給過剰が心配されるようになった。

TSMCの抱える問題

　TSMCの抱える現下の問題点をまとめると，①在庫日数の増加。②インフレによるチップの単価引き上げ（６％）に対するファブレス企業からの反発（３％しか認めない）。③顧客の過剰発注による在庫の未消化増となる。

　2020年第１四半期から2022年第２四半期まで，四半期ごとのTSMC半導体チップの「平均在庫日数」は48.44日，50.57日，52.96日，66.78日，76.09日，78.67日，78.64日，81.39日，81.22日，85.93日と在庫日数の増加が続いていた。また，同時期の「出荷後現金回収日数」は41.04日，42.87日，39.41日，38.41日，38.93日，41.81日，39.66日，39.59日，37.73日，36.69日と日数は短縮され，むしろ改善されている。そして，同時期の利益率は53％，53.4％，54％，52.4％，50％，51.3％，52.7％，55.6％，59.1％，59.5％と平均50％以上増と同様改善された。

　2016～2022年にかけ半導体の需要が増え続ける「半導体のスーパーサイクル」は，終焉の兆候が表れ始めた。JPモルガンが９月８日に発表したレポートによると，TSMCは外資系企業（4大顧客を含む）から177億ドルに及ぶ受注カットを受けたというショッキングなニュースが伝わってきた。また，受注減と電力料負担増からTSMCは４つのEUV（極端紫外線リソグラフィ）を停止し，来年の利益が８％減少するという観測も出てきた。しかしながら，EUVの停止については，もともと計画された新型への更新作業によるもので，それも一台ずつ順番に更新をするため全部が停止するわけではないようだ。

　アップルは中国市場でのスマートフォン価格を600人民元引き下げると発表した。これは在庫の消化目的と見られている。アンドロイド方式のスマートフォンはビジネスが芳しくなく，メディアテックからTSMCのチップの発注が３割減，クアルコムも15％減となった。

　アメリカは中国への輸出規制を強めており，アメリカ政府は，EDA（半導体の設計作業を自動化で行うためのツールやソフトウェア）やAI関連アプリケーションに必要な高性能半導体の輸出に新たなライセンス要件を導入し，半導体企業に通達した。これを受けて，ファブレス企業のNVIDIAやAMDはAIチップの売上減少の可能性がある。2022年８月31日，NVIDIAの発表によると，高度なAI開発やデータセンター向けチップであるGPU（画像処理装置）の「A100」および近日発売予定の「H100」が，中国およびロシアへの輸出制限の対象となった。これらの製品は「軍事目的に利用や転用されるリスクが高い」。NVIDIAやAMDの半導体チップはTSMCに製造を委託しているため，TSMCの売上高にも影響が及ぶことになる。

　TSMCは現状，「高い技術力を源泉とするビジネスチャンス」と同時に半導体の「過剰供給や政治的な規制を受けるというマイナス面」を抱えている。